×

django

数字IC设计 - 逻辑综合简介与Design Compiler使用(GUI方式)

DanielH郡王 DanielH郡王 发表于2024-04-17 浏览4057 评论0
逻辑综合 定义 逻辑综合就是将前端设计工程师编写的RTL代码,映射到特定的工艺库上,通过添加约束信息,对RTL代码进行逻辑优化,形成门级网表。约束信息包括时序约束,线载模型约束,面积约束,功耗约束等。 逻辑综合的转换过程 逻辑综合主要包含以下三个方面:翻译,门级映射,逻辑优化。 Synthesis = Translation + Gate Mapping+ Logic Optimization Translation:将Verilog或者VHDL代码转换成GTECH网表(通用的